蘋果A5處理器架構(gòu)優(yōu)化

因?yàn)樯弦淮?a target="_blank">蘋果A4處理器采用的Cortex-A8架構(gòu)最多只支持單核，因此要想達(dá)到核心數(shù)量的增加必須改變現(xiàn)在有的處理器架構(gòu)，于是蘋果A5處理器采用了支持多核心的Cortex-A9架構(gòu)處理器同時(shí)搭配Powervr SGX543圖形芯片。

蘋果A5處理器架構(gòu)

關(guān)于A5處理器最重要也是最關(guān)鍵的還是其內(nèi)置的CPU芯片和GPU芯片，下面我們就分別從CPU和GPU的角度來(lái)為大家解讀A5處理器。首先我們還是詳細(xì)來(lái)了解A5處理器最重要的Cortex-A9架構(gòu)處理器。

Cortex-A9處理器相關(guān)介紹

Cortex-A9處理器基于先進(jìn)的推測(cè)型八級(jí)流水線，該流水線具有高效、動(dòng)態(tài)長(zhǎng)度、多發(fā)射超標(biāo)量及無(wú)序完成特征，這款處理器的性能、功效和功能均達(dá)到了前所未有的水平，能夠滿足消費(fèi)、網(wǎng)絡(luò)、企業(yè)和移動(dòng)應(yīng)用等領(lǐng)域產(chǎn)品的要求。

Cortex-A9微架構(gòu)可提供兩種選項(xiàng)：可擴(kuò)展的Cortex-A9 MPCoreTM多核處理器和較為傳統(tǒng)的Cortex-A9單核處理器?？蓴U(kuò)展的多核處理器和單核處理器,支持16、32或64KB四路組相聯(lián)一級(jí)緩存的配置，具有無(wú)與倫比的靈活性，皆能達(dá)到特定應(yīng)用和市場(chǎng)的要求。

ARM Cortex- A9架構(gòu)

特定應(yīng)用優(yōu)化:Cortex-A9和Cortex-A9 MPCore應(yīng)用級(jí)處理器都擁有豐富的功能，同時(shí)也承襲了ARMv7 架構(gòu)的強(qiáng)大優(yōu)勢(shì)，為特定應(yīng)用和通用設(shè)計(jì)提供了高性能、低功耗的解決方案。

先進(jìn)的微架構(gòu)：Cortex- A9微架構(gòu)的設(shè)計(jì)不但著眼于解決超高頻設(shè)計(jì)的效率低下問(wèn)題，而且把目標(biāo)定為在不增加嵌入式設(shè)備硅成本的前提下最大限度地提升處理效率。通過(guò)綜合技術(shù)，這種 處理器設(shè)計(jì)能使設(shè)備的時(shí)鐘頻率超過(guò)1GHz，而且提供了較高的功效水平，滿足了長(zhǎng)時(shí)間電池供電工作的要求。

ARM Cortex- A9架構(gòu)的諸多優(yōu)勢(shì)

流水線性能：Cortex- A9處理器最主要的流水線性能包括以下幾條：第一，先進(jìn)的取指及分支預(yù)測(cè)處理，可避免因訪問(wèn)指令的延時(shí)而影響跳轉(zhuǎn)指令的執(zhí)行；第二，最多支持四條指令 Cache Line預(yù)取掛起，這可進(jìn)一步減少內(nèi)存延時(shí)的影響，從而促進(jìn)指令的順利傳輸；第三，每個(gè)周期內(nèi)可連續(xù)將兩至四條指令發(fā)送到指令解碼，確保充分利用超標(biāo)量流 水線性能。Fast-loop模式：執(zhí)行小循環(huán)時(shí)提供低功耗運(yùn)行；第四，超標(biāo)量解碼器可在每個(gè)周期內(nèi)完成兩條完全指令的解碼；第五，支持指令預(yù)測(cè)執(zhí)行：通 過(guò)將物理寄存器動(dòng)態(tài)地重新命名至虛擬寄存器池來(lái)實(shí)現(xiàn)。

第六，提升了流水線的利用效率，消除了相鄰指令之間的數(shù)據(jù)依賴性，減少 了中斷延時(shí)；第七，支持寄存器的虛擬重命名：以一種有效的、基于硬件的循環(huán)展開(kāi)方法，提高了代碼執(zhí)行效率，而不會(huì)增加代碼大小和功耗水平；第八，四個(gè)后續(xù) 流水線中的任何一個(gè)均可從發(fā)射隊(duì)列中選擇執(zhí)行指令—提供了無(wú)序分配，進(jìn)一步提高了流水線利用效率，無(wú)需借助于開(kāi)發(fā)者或編譯器指令調(diào)度。確保專為上一代處理 器進(jìn)行優(yōu)化的代碼能夠發(fā)揮最大性能，也維護(hù)了現(xiàn)有軟件投資。

第九，每周期支持兩個(gè)算術(shù)流水線、加載-存儲(chǔ)(load- store)或計(jì)算引擎以及分支跳轉(zhuǎn)的并行執(zhí)行；第十，可將有相關(guān)性load-store指令提前傳送至內(nèi)存系統(tǒng)進(jìn)行快速處理，進(jìn)一步減少了流水線暫停， 大幅提高了涉及存取復(fù)雜數(shù)據(jù)結(jié)構(gòu)或C++函數(shù)的高級(jí)代碼的執(zhí)行效率；第十一，支持四個(gè)數(shù)據(jù)Cache Line的填充請(qǐng)求：而且還能通過(guò)自動(dòng)或用戶控制預(yù)取操作，保證了關(guān)鍵數(shù)據(jù)的可用性，從而進(jìn)一步減少了內(nèi)存延時(shí)導(dǎo)致的暫?，F(xiàn)象；第十二，支持無(wú)序指令完成 回寫：允許釋放流水線資源，無(wú)需受限于系統(tǒng)提供所需數(shù)據(jù)的順序。